设计规则与检查¶

PCB 设计中必须遵守的电气和工艺规则，以及如何使用 DRC 确保设计可制造。

一、为什么需要设计规则¶

PCB 设计规则约束了走线间距、线宽、过孔尺寸等参数，目的是：

确保可制造：满足 PCB 工厂的加工能力
保证电气安全：防止短路、爬电、电弧
提升信号质量：控制阻抗、减少串扰
提高可靠性：满足环境和寿命要求

规则是底线，不是目标

设计规则中的"最小值"是工厂能做到的极限，而非推荐值。实际设计时应保留裕量——例如工厂支持最小 5 mil 间距，设计时至少用 6~8 mil。

二、嘉立创 PCB 工艺能力¶

嘉立创是国内最常用的 PCB 打样平台，了解其工艺参数是设置设计规则的基础。

2.1 常规工艺参数¶

参数	常规工艺	高级工艺
最小线宽	6 mil (0.15 mm)	3.5 mil (0.09 mm)
最小间距	6 mil (0.15 mm)	3.5 mil (0.09 mm)
最小过孔外径	0.4 mm	0.2 mm
最小过孔内径	0.2 mm	0.1 mm
最小孔到线间距	6 mil	3.5 mil
最小焊盘	视封装而定	—
铜厚	1 oz (35 μm)	2 oz (70 μm)
板厚	0.8 / 1.0 / 1.2 / 1.6 / 2.0 mm	—
最小板框到铜距	0.2 mm	0.15 mm

推荐的保守设计值

对于普通项目，使用以下保守值可以获得最佳的良率和成本：

参数	推荐值
线宽	≥ 8 mil（信号线）、≥ 20 mil（电源线）
间距	≥ 8 mil
过孔外径	0.6 mm
过孔内径	0.3 mm

2.2 层叠结构¶

2 层板（最常见）：

层	用途
Top	元器件 + 走线
Bottom	走线 + 铺铜

4 层板：

层	用途
Top	元器件 + 信号走线
Inner 1	GND 平面
Inner 2	电源平面
Bottom	信号走线 + 元器件

什么时候用 4 层板

MCU 引脚多、信号密度高
有高速信号需要完整参考面
对 EMI 要求高
嘉立创 4 层板已经很便宜（100×100 mm 内约 30 元/5片）

三、设计规则详解¶

3.1 间距规则（Clearance）¶

间距规则定义不同电气对象之间的最小距离。

间距类型	说明	推荐值
线-线	两根走线之间	≥ 8 mil
线-焊盘	走线到焊盘	≥ 8 mil
线-过孔	走线到过孔	≥ 8 mil
焊盘-焊盘	焊盘之间	≥ 8 mil
线-板框	走线到板子边缘	≥ 10 mil (0.254 mm)
铜-板框	铺铜到板子边缘	≥ 0.3 mm

高压间距（安全间距）：

高电压电路需要额外的爬电距离：

\[d_{min} = \frac{V}{k}\]

条件	安全距离参考
< 50V（低压）	常规间距即可
50~250V（市电）	≥ 2.5 mm（PCB 内部）、≥ 8 mm（板边）
> 250V	按标准计算，需要开槽隔离

强弱电隔离

涉及市电（220V AC）的 PCB，强电与弱电区域之间必须有足够的安全间距和/或开槽。这关系到人身安全。

3.2 线宽规则（Width）¶

线宽取决于流过的电流和允许的温升：

电流 (A)	推荐线宽 (1oz 外层)	推荐线宽 (1oz 内层)
0.3	8 mil	12 mil
0.5	12 mil	20 mil
1.0	20 mil	35 mil
2.0	40 mil	70 mil
3.0	60 mil	110 mil
5.0	100 mil	— (建议铺铜)

经验公式

外层走线（10°C 温升）近似：

\[W (mil) \approx \frac{I (A)}{0.05} \times \frac{1}{t (oz)}\]

这是粗略估算，精确计算可使用嘉立创 EDA 内置的线宽计算器或 Saturn PCB Toolkit。

3.3 过孔规则¶

参数	标准值	最小值
过孔外径	0.6 mm	0.4 mm
过孔内径	0.3 mm	0.2 mm
环形边 (Annular Ring)	≥ 0.15 mm	0.1 mm
过孔到过孔间距	≥ 0.254 mm	0.2 mm

环形边（Annular Ring）= (外径 - 内径) / 2，必须满足最小值要求，否则钻孔偏移时可能断环。

3.4 丝印规则¶

参数	推荐值
最小线宽	5 mil (0.127 mm)
最小字高	30 mil (0.762 mm)
丝印到焊盘距离	≥ 4 mil
丝印不超出板框	必须

丝印不能压焊盘

丝印如果印在焊盘上，会影响焊接质量。DRC 可以检查这个问题。

四、嘉立创 EDA 中设置设计规则¶

4.1 打开规则设置¶

设计 → 设计规则 或快捷键打开设计规则管理器。

4.2 常用规则配置¶

间距规则：

默认间距：8 mil
电源网络间距：10 mil
高压网络间距：按需设置

线宽规则：

默认线宽：8 mil
电源线宽：20 mil（或按需加粗）
特殊网络：单独设置

过孔规则：

默认外径：0.6 mm
默认内径：0.3 mm

嘉立创 EDA 支持针对特定网络设置不同规则

例如可以单独为 VCC、GND 等电源网络设置较大的线宽，为 USB 差分对设置阻抗控制的线宽。

4.3 设计规则优先级¶

嘉立创 EDA 中规则的优先级（从高到低）：

引脚对规则：特定两个引脚/焊盘之间的规则
网络规则：特定网络的规则（如 VCC 线宽 20 mil）
网络类规则：一组网络的规则（如所有电源网络）
默认规则：全局默认值

五、DRC 设计规则检查¶

5.1 运行 DRC¶

在嘉立创 EDA 中：设计 → 设计规则检查（DRC） → 运行检查

DRC 会在几秒内扫描整个 PCB，报告所有违规项。

5.2 DRC 检查项目¶

检查类型	说明
间距违规	铜到铜间距不足
线宽违规	走线宽度小于设定值
未布线网络	有网络连接尚未布线完成
短路	不同网络的铜对象重叠
过孔违规	过孔尺寸、间距不满足
铜泄露	铜延伸到板框外
丝印压盘	丝印文字覆盖焊盘

5.3 处理 DRC 错误¶

flowchart TD
    A[运行 DRC] --> B{有错误？}
    B -->|是| C[查看错误列表]
    C --> D[点击错误定位到问题位置]
    D --> E{真正的错误？}
    E -->|是| F[修改设计]
    E -->|否| G[调整规则或确认忽略]
    F --> A
    G --> A
    B -->|否| H[✅ DRC 通过]

常见 DRC 错误及解决方法：

错误	原因	解决
Clearance violation	走线/铺铜间距太近	调整走线位置或加大间距
Unrouted net	还有飞线未布线	完成布线
Short circuit	不同网络短路	删除多余铜或修正走线
Min width violation	线宽太细	加粗走线
Silk over pad	丝印压焊盘	移动丝印
Copper pour island	孤立铜皮	删除或连接到网络

DRC 零错误是出板前的硬性要求

每一个 DRC 错误都必须解决或确认。不要带着 DRC 错误去打样，否则可能收到无法使用的板子。

六、信号完整性基础¶

对于高速信号（> 10 MHz），还需要考虑信号完整性问题。

6.1 阻抗控制¶

走线的特征阻抗取决于线宽、介质厚度、铜厚和介电常数。

微带线（外层走线）：

\[Z_0 = \frac{87}{\sqrt{\varepsilon_r + 1.41}} \ln\left(\frac{5.98h}{0.8w + t}\right)\]

带状线（内层走线）：

\[Z_0 = \frac{60}{\sqrt{\varepsilon_r}} \ln\left(\frac{4b}{0.67\pi(0.8w + t)}\right)\]

信号类型	目标阻抗
通用单端信号	50Ω
USB 2.0 差分	90Ω
以太网差分	100Ω

阻抗需板厂协助

阻抗控制需要板厂根据实际层叠和材料参数计算线宽。嘉立创支持阻抗设计服务，下单时指定目标阻抗，板厂会帮你调整。

6.2 串扰（Crosstalk）¶

相邻走线之间的电磁耦合会产生串扰：

3W 规则：走线中心间距 ≥ 3 倍线宽，可抑制约 70% 串扰
5W 规则：走线中心间距 ≥ 5 倍线宽，可抑制约 98% 串扰
关键信号之间加 地线隔离

6.3 回流路径¶

信号完整性的核心概念

信号电流一定会通过最短路径回流到源端。高频信号的回流路径在走线正下方的参考面上。

如果参考面被割裂（如地平面上有走线穿过的缝隙），回流路径被迫绕行，会导致：

环路面积增大 → EMI 增加
阻抗突变 → 信号反射
串扰增加

七、设计规则 Checklist¶

最终检查清单：

总结¶

规则类型	核心要点
间距	默认 ≥ 8 mil，高压另算安全距离
线宽	信号 ≥ 8 mil，电源按电流计算
过孔	常用 0.6/0.3 mm，环形边 ≥ 0.15 mm
DRC	必须零错误才能出板
信号完整性	高速信号注意阻抗、串扰、回流路径