PCB 布局与布线¶

PCB 设计的核心环节——将原理图转化为实际可制造的电路板，重点在于元器件布局和铜走线。

一、从原理图到 PCB¶

1.1 转换操作¶

在嘉立创 EDA 中完成原理图后：

设计 → 原理图转 PCB（或工具栏一键转换按钮）
所有元器件的封装和网络关系自动导入 PCB 编辑器
元器件初始堆叠在板框外，需要手动布局

同步更新

修改原理图后要重新执行更新 PCB操作，保持原理图与 PCB 一致。嘉立创 EDA 会自动标注新增/删除/修改的器件。

1.2 PCB 编辑器界面¶

嘉立创 EDA 的 PCB 编辑器核心区域：

区域/层	功能
TopLayer / BottomLayer	顶层/底层铜层，放置元器件和走线
TopSilkLayer / BottomSilkLayer	丝印层，标注信息
TopSolderMaskLayer	阻焊层开窗
Board Outline	板框（板子的物理边界）
Multi-Layer	过孔等多层穿透对象
Ratsnest（飞线）	显示未布线的网络连接关系

二、板框设计¶

2.1 绘制板框¶

在 Board Outline 层绘制板子的外形轮廓：

矩形板：使用矩形工具直接画
异形板：用直线 + 圆弧组合，必须形成封闭轮廓
板框线宽通常设置为 10 mil（0.254 mm）

2.2 安装孔¶

常见安装孔：M3（孔径 3.2 mm）、M2.5（孔径 2.7 mm）
放置螺丝孔封装或手动画圆形焊盘 + 内孔
安装孔周围留出 ≥1 mm 的禁布区（Keep-out），避免走线被螺丝短路

板子尺寸

嘉立创打样优惠尺寸为 100×100 mm 以内（5 元/5 片），设计时尽量控制在此范围内可大幅降低成本。

三、元器件布局¶

布局是 PCB 设计中最影响最终质量的步骤。好的布局可以简化布线、改善信号质量、方便生产。

3.1 布局总体原则¶

flowchart TD
    A[按功能模块分区] --> B[关键器件优先放置]
    B --> C[考虑信号流向]
    C --> D[遵守器件约束]
    D --> E[考虑散热与可焊性]

核心原则：

模块化分区：将电路按功能分区（电源区、MCU 区、通信区、接口区），同一模块的器件放在一起
先大后小：先放 MCU、连接器等核心大器件，再放电阻电容等小器件
信号流向：输入在一侧，输出在另一侧，信号从左到右或从上到下流动
避免交叉：观察飞线走向，调整器件位置使飞线尽量不交叉

3.2 各类器件布局要点¶

MCU / 主控芯片：

放在板子中央或靠近中心
周围留出足够空间放去耦电容
晶振放在 OSC_IN/OSC_OUT 引脚旁边，越近越好

电源模块：

放在电源输入端（如 USB 接口、电池接口）附近
电感、二极管、反馈电阻按 Datasheet 的推荐布局放置
大电流路径上的器件紧密排列

去耦电容：

去耦电容布局是最常考过的点

每个去耦电容尽量贴着对应的电源引脚
理想路径：VCC → 电容焊盘 → 过孔 → 引脚
错误做法：电容放在远处再拉长线过来——等于没有去耦效果

连接器 / 接口：

放在板子边缘，方向朝外
USB、排针等有方向的接口注意安装方向
留出插拔空间

晶振：

尽量靠近 MCU 的晶振引脚（距离 < 10 mm）
两个负载电容对称放置在晶振两侧
晶振下方铺地铜，不走其他信号线

3.3 布局检查¶

布局完成后检查：

飞线是否大致平顺（不过于交叉）
去耦电容是否紧贴电源引脚
连接器方向是否正确
器件之间间距是否满足焊接要求（手焊 ≥ 0.5 mm，机贴可更密）
散热器件下方/周围有足够空间

四、布线策略¶

4.1 布线基本规则¶

规则	说明
线宽	信号线通常 6~10 mil，电源线根据电流加粗
间距	走线间距 ≥ 6 mil（嘉立创常规工艺最小 5 mil）
走线角度	优先使用 45° 折线，避免 90° 直角（减少反射和 EMI）
优先级	先布关键信号（时钟、高速、差分），再布一般信号，最后电源
不跨分割	关键信号走线下方必须有连续的参考平面

4.2 分类布线策略¶

电源线：

\[W_{min} = \frac{I}{j \cdot t}\]

其中 \(I\) 为电流，\(j\) 为电流密度（外层约 20~30 A/mm²），\(t\) 为铜厚。

大电流线用粗走线或铜皮（Copper Pour 区域）
短而宽，减少压降
输入端滤波电容到芯片电源的路径最短

信号线：

普通低速信号（GPIO、UART < 1 MHz）：6~10 mil，不需要特殊处理
中速信号（SPI、I2C）：保持走线短，减少寄生电容
高速信号（USB、以太网）：需要阻抗匹配和等长布线

差分对（USB、以太网等）：

两根线等长、等宽、等间距
保持对称，一起拐弯
差分阻抗通常 90Ω（USB）或 100Ω（以太网）

USB 2.0 布线要求

走线阻抗：90Ω 差分
线宽约 10 mil，间距约 6 mil（需用阻抗计算器精确确定）
D+ 和 D- 等长，误差 < 5 mil
紧贴 USB 接口引脚放 ESD 保护器件

晶振走线：

走线最短，两端对称
下方不走其他信号
包地处理（用 GND 走线环绕保护）

4.3 过孔使用¶

过孔（Via）用于连接不同铜层的走线。

参数	常用值	说明
外径（Pad）	0.6~0.8 mm	焊盘大小
内径（Drill）	0.3~0.4 mm	钻孔大小
过孔阻抗	—	每个过孔引入约 0.05 nH 电感

过孔使用原则：

电源过孔可打多个并联以降低阻抗
信号过孔尽量少用（每个过孔引入不连续性）
高速信号换层后，在旁边打回流过孔（GND Via）
散热焊盘下方打散热过孔阵列

五、铺铜¶

铺铜（Copper Pour）是在走线之外的空白区域填充铜箔，通常连接到 GND 网络。

5.1 为什么要铺铜¶

好处	说明
降低地阻抗	大面积铜箔的电阻远低于走线
改善 EMI	提供信号回流路径，减少辐射
散热	铜是良好的导热材料，帮助散热
美观	铺铜后板子更整洁

5.2 操作方法¶

选择铺铜工具
框选需要铺铜的区域（通常是整个板子）
设置网络为 GND
设置铺铜间距（通常 8~10 mil）
点击重建铺铜

5.3 铺铜注意事项¶

铺铜常见问题

孤岛铜皮：被走线分割后形成的孤立铜皮，未连接到 GND，必须删除或连通
热焊盘（Thermal Relief）：铺铜连接焊盘时使用十字花连接，方便手工焊接；仅贴片可用实心连接
铜皮与走线间距：铺铜到走线的间距要满足工艺要求
双面铺铜：顶层和底层都铺 GND，通过过孔互连

六、特殊布局布线场景¶

6.1 开关电源区域¶

         [输入电容]
              │
VIN ──────── [IC] ────── SW
              │          │
             GND       [电感] ──── VOUT
                         │           │
                       [二极管]    [输出电容]
                         │           │
                        GND         GND

关键要点：

SW 节点（开关节点）面积越小越好——减少辐射
输入电容紧贴 IC 的 VIN 和 GND 引脚
电感与 IC 的 SW 引脚之间走线短且宽
输出电容与反馈点近
功率回路面积最小化

电源布局的核心思想

最小化高 di/dt 环路面积——环路越大，辐射越强，噪声越大。

6.2 模拟信号区域¶

模拟地（AGND）与数字地（DGND）在 ADC 芯片附近单点连接
模拟信号走线远离数字信号和电源走线
ADC 的参考电压引脚需要独立滤波
模拟信号走线下方铺连续的 AGND 铜皮

6.3 散热设计¶

大功率器件的散热处理：

方法	说明
散热过孔	在散热焊盘下打多个过孔，将热量导到背面铺铜
大面积铺铜	器件周围用铜皮散热
散热焊盘	部分 IC 底面有 Exposed Pad，必须焊接到 PCB 并连接铜皮
开窗	阻焊层开窗露出铜皮，增加对流散热

七、布线完成后检查¶

完成布线后执行以下检查：

所有飞线已消除（无未布线网络）
运行 DRC 检查无错误
电源走线线宽足够
去耦电容连接路径最短
晶振走线对称且有包地
铺铜已重建，无孤岛铜皮
丝印不压焊盘、不在板外
安装孔周围无走线
关键信号下方有连续参考面

总结¶

环节	核心要点
板框	控制尺寸 ≤ 100×100 mm 可降低成本，安装孔留净空
布局	模块化、去耦电容贴近芯片、连接器靠边缘
布线	电源加粗、信号45°、关键信号优先、不跨分割面
过孔	电源多打、信号少打、高速旁加回流过孔
铺铜	双面铺 GND、消除孤岛、热焊盘方便焊接